產(chǎn)品特點(diǎn)：
NIOS II EP2C35門(mén)級(jí)FPGA開(kāi)發(fā)系統(tǒng)是深圳市啟點(diǎn)時(shí)代科技有限公司針對(duì)NIOS II嵌入式軟核、算法研究、IP驗(yàn)證、電子競(jìng)賽、FPGA教學(xué)和開(kāi)發(fā)設(shè)計(jì)的開(kāi)發(fā)系統(tǒng)，芯片具有門(mén)級(jí)的邏輯容量，容納五個(gè)FAST NIOS軟核，開(kāi)發(fā)板分為板和底板設(shè)計(jì)，板配備了兩片大容量SARM芯片，容量為2*256K*16Bit，SRAM可升級(jí)至2*512K*16Bit，大容量64 Flash（32M*16Bit），大容量64 SDRAM，16配置芯片EPCS16，應(yīng)對(duì)NIOS系統(tǒng)所需的存儲(chǔ)要求，板和底板可以分離，板可以運(yùn)行，板與底板接口采用鍍金歐式2.54mm間距接口，堅(jiān)固耐用，配套底板設(shè)計(jì)了大量實(shí)驗(yàn)資源，對(duì)于實(shí)驗(yàn)驗(yàn)證和開(kāi)發(fā)測(cè)試都有用，配合豐富的實(shí)驗(yàn)例程和詳細(xì)的實(shí)驗(yàn)指導(dǎo)，用戶可以在盡可能短的時(shí)間內(nèi)掌握基本的CPLD和FPGA設(shè)計(jì)方法和思路，配套實(shí)驗(yàn)均提供源代碼和工程文件，用戶可以直接使用該代碼或者修改后用于自己的設(shè)計(jì)開(kāi)發(fā)中。
底板的器件均分配了的IO，不存在IO復(fù)用，用戶可以同時(shí)使用底板的資源，提供完整的NIOS配置及源代碼！
兩片SRAM采用的地址和數(shù)據(jù)總線，可以根據(jù)需要組成32位數(shù)據(jù)帶寬，方便算法驗(yàn)證，便于靈活應(yīng)用擴(kuò)展和系統(tǒng)訂制！
板采用6層板布線，PCB大廠生產(chǎn)，運(yùn)行穩(wěn)定！
NIOS II EP2C35開(kāi)發(fā)板標(biāo)配U線！點(diǎn)擊可以查看U線的相關(guān)信息。
針對(duì)CPLD/FPGA入門(mén)較難的特點(diǎn)，實(shí)驗(yàn)代碼在設(shè)計(jì)上由淺入深，從基本的基礎(chǔ)邏輯門(mén)開(kāi)始，盡量避免一開(kāi)始就羅列一堆代碼，代碼設(shè)計(jì)注重思路與基礎(chǔ)，每個(gè)實(shí)驗(yàn)源碼均有功能說(shuō)明、管腳分配和驗(yàn)證說(shuō)明，部分綜合性實(shí)驗(yàn)例程有設(shè)計(jì)思路分析。
芯片主要參數(shù)：等效邏輯門(mén)數(shù)：約100萬(wàn)門(mén)級(jí)；LE：33216；M4K RAM：105；18*18 multipliers：35；用戶I/O：322；Total RAM bits：483840；PLL：4個(gè)
與EDA-D V1.2底板配套使用圖示
硬件資源：
1、主芯片Altera Cyclone II系列之EP2C35F484，SRAM芯片為兩片IS61LV25616（256K*16Bit），可以根據(jù)需要升級(jí)至兩片IS61LV51216（512K*16Bit）
2、FPGA配置芯片：EPCS16，容量16
3、64M Flash，16位數(shù)據(jù)寬度，容量為：32M*16Bit
4、64M SDRAM，2片*32，16位數(shù)據(jù)寬度，即兩片anks*4M*16Bit
5、標(biāo)配一個(gè)50MHz有源晶振，預(yù)留一個(gè)有源晶振位，直接焊接上即可使用
6、提供AS、JTAG兩種模式
7、板提供四路LED和一個(gè)復(fù)位按鍵
8、16路LED【紅黃綠藍(lán)四色】
9、8位數(shù)碼管
10、板載1602字液晶，液晶對(duì)比度可以調(diào)節(jié)
11、八個(gè)撥碼開(kāi)關(guān)
12、4*4矩陣按鍵
13、一個(gè)8*8LED點(diǎn)陣
14、八個(gè)按鍵
15、IIC 芯片 24C02【EEPROM】
16、一個(gè)蜂鳴器
17、一個(gè)RS232串口
18、一個(gè)復(fù)位按鍵
19、PS2接口
20、VGA接口
21、內(nèi)正外負(fù)5V電源接口
22、擴(kuò)展接口
基礎(chǔ)實(shí)驗(yàn)：
1、基礎(chǔ)門(mén)電路
2、雙向門(mén)電路
3、三態(tài)門(mén)電路
4、組合門(mén)電路
5、數(shù)據(jù)比較器
6、數(shù)據(jù)分配器
7、數(shù)據(jù)選擇器
8、D觸發(fā)器
9、計(jì)數(shù)器
10、優(yōu)先編碼器
11、二進(jìn)制轉(zhuǎn)化為十進(jìn)制
12、移位寄存器
13、加
14、減
15、乘
16、除
17、簡(jiǎn)單狀態(tài)機(jī)
通過(guò)這些基礎(chǔ)實(shí)驗(yàn)可以輕松自行擴(kuò)展，掌握基本的邏輯設(shè)計(jì)和驗(yàn)證方法
硬件接口實(shí)驗(yàn)：
1、流水燈實(shí)驗(yàn) 1.1流水燈實(shí)驗(yàn) 1.2花樣彩燈控制 1.3板LED實(shí)驗(yàn)
2、數(shù)碼管實(shí)驗(yàn) 2.1數(shù)碼管顯示0-7 2.2數(shù)碼管計(jì)數(shù)實(shí)驗(yàn)
3、LED點(diǎn)陣實(shí)驗(yàn) 3.1點(diǎn)陣顯示測(cè)試 3.2點(diǎn)陣顯示數(shù)字0-9 3.3點(diǎn)陣顯示字母
4、八位按鍵測(cè)試
5、矩陣按鍵實(shí)現(xiàn)
6、撥碼開(kāi)關(guān)實(shí)驗(yàn)
7、蜂鳴器實(shí)驗(yàn)
8、串口通訊實(shí)驗(yàn)
9、I2C總線測(cè)試
10、PS2接口測(cè)試
11、VGA測(cè)試
12、LCD顯示實(shí)驗(yàn)
13、SRAM讀寫(xiě)實(shí)驗(yàn)
通過(guò)這些實(shí)驗(yàn)熟悉硬件控制方法，進(jìn)一步掌握邏輯設(shè)計(jì)和驗(yàn)證方法
NIOS II EP2C35門(mén)級(jí)FPGA開(kāi)發(fā)系統(tǒng)是深圳市啟點(diǎn)時(shí)代科技有限公司針對(duì)NIOS II嵌入式軟核、算法研究、IP驗(yàn)證、電子競(jìng)賽、FPGA教學(xué)和開(kāi)發(fā)設(shè)計(jì)的開(kāi)發(fā)系統(tǒng)，芯片具有門(mén)級(jí)的邏輯容量，容納五個(gè)FAST NIOS軟核，開(kāi)發(fā)板分為板和底板設(shè)計(jì)，板配備了兩片大容量SARM芯片，容量為2*256K*16Bit，SRAM可升級(jí)至2*512K*16Bit，大容量64 Flash（32M*16Bit），大容量64 SDRAM，16配置芯片EPCS16，應(yīng)對(duì)NIOS系統(tǒng)所需的存儲(chǔ)要求，板和底板可以分離，板可以運(yùn)行，板與底板接口采用鍍金歐式2.54mm間距接口，堅(jiān)固耐用，配套底板設(shè)計(jì)了大量實(shí)驗(yàn)資源，對(duì)于實(shí)驗(yàn)驗(yàn)證和開(kāi)發(fā)測(cè)試都有用，配合豐富的實(shí)驗(yàn)例程和詳細(xì)的實(shí)驗(yàn)指導(dǎo)，用戶可以在盡可能短的時(shí)間內(nèi)掌握基本的CPLD和FPGA設(shè)計(jì)方法和思路，配套實(shí)驗(yàn)均提供源代碼和工程文件，用戶可以直接使用該代碼或者修改后用于自己的設(shè)計(jì)開(kāi)發(fā)中。
底板的器件均分配了的IO，不存在IO復(fù)用，用戶可以同時(shí)使用底板的資源，提供完整的NIOS配置及源代碼！
兩片SRAM采用的地址和數(shù)據(jù)總線，可以根據(jù)需要組成32位數(shù)據(jù)帶寬，方便算法驗(yàn)證，便于靈活應(yīng)用擴(kuò)展和系統(tǒng)訂制！
板采用6層板布線，PCB大廠生產(chǎn)，運(yùn)行穩(wěn)定！
NIOS II EP2C35開(kāi)發(fā)板標(biāo)配U線！點(diǎn)擊可以查看U線的相關(guān)信息。
針對(duì)CPLD/FPGA入門(mén)較難的特點(diǎn)，實(shí)驗(yàn)代碼在設(shè)計(jì)上由淺入深，從基本的基礎(chǔ)邏輯門(mén)開(kāi)始，盡量避免一開(kāi)始就羅列一堆代碼，代碼設(shè)計(jì)注重思路與基礎(chǔ)，每個(gè)實(shí)驗(yàn)源碼均有功能說(shuō)明、管腳分配和驗(yàn)證說(shuō)明，部分綜合性實(shí)驗(yàn)例程有設(shè)計(jì)思路分析。
芯片主要參數(shù)：等效邏輯門(mén)數(shù)：約100萬(wàn)門(mén)級(jí)；LE：33216；M4K RAM：105；18*18 multipliers：35；用戶I/O：322；Total RAM bits：483840；PLL：4個(gè)
與EDA-D V1.2底板配套使用圖示
硬件資源：
1、主芯片Altera Cyclone II系列之EP2C35F484，SRAM芯片為兩片IS61LV25616（256K*16Bit），可以根據(jù)需要升級(jí)至兩片IS61LV51216（512K*16Bit）
2、FPGA配置芯片：EPCS16，容量16
3、64M Flash，16位數(shù)據(jù)寬度，容量為：32M*16Bit
4、64M SDRAM，2片*32，16位數(shù)據(jù)寬度，即兩片anks*4M*16Bit
5、標(biāo)配一個(gè)50MHz有源晶振，預(yù)留一個(gè)有源晶振位，直接焊接上即可使用
6、提供AS、JTAG兩種模式
7、板提供四路LED和一個(gè)復(fù)位按鍵
8、16路LED【紅黃綠藍(lán)四色】
9、8位數(shù)碼管
10、板載1602字液晶，液晶對(duì)比度可以調(diào)節(jié)
11、八個(gè)撥碼開(kāi)關(guān)
12、4*4矩陣按鍵
13、一個(gè)8*8LED點(diǎn)陣
14、八個(gè)按鍵
15、IIC 芯片 24C02【EEPROM】
16、一個(gè)蜂鳴器
17、一個(gè)RS232串口
18、一個(gè)復(fù)位按鍵
19、PS2接口
20、VGA接口
21、內(nèi)正外負(fù)5V電源接口
22、擴(kuò)展接口
基礎(chǔ)實(shí)驗(yàn)：
1、基礎(chǔ)門(mén)電路
2、雙向門(mén)電路
3、三態(tài)門(mén)電路
4、組合門(mén)電路
5、數(shù)據(jù)比較器
6、數(shù)據(jù)分配器
7、數(shù)據(jù)選擇器
8、D觸發(fā)器
9、計(jì)數(shù)器
10、優(yōu)先編碼器
11、二進(jìn)制轉(zhuǎn)化為十進(jìn)制
12、移位寄存器
13、加
14、減
15、乘
16、除
17、簡(jiǎn)單狀態(tài)機(jī)
通過(guò)這些基礎(chǔ)實(shí)驗(yàn)可以輕松自行擴(kuò)展，掌握基本的邏輯設(shè)計(jì)和驗(yàn)證方法
硬件接口實(shí)驗(yàn)：
1、流水燈實(shí)驗(yàn) 1.1流水燈實(shí)驗(yàn) 1.2花樣彩燈控制 1.3板LED實(shí)驗(yàn)
2、數(shù)碼管實(shí)驗(yàn) 2.1數(shù)碼管顯示0-7 2.2數(shù)碼管計(jì)數(shù)實(shí)驗(yàn)
3、LED點(diǎn)陣實(shí)驗(yàn) 3.1點(diǎn)陣顯示測(cè)試 3.2點(diǎn)陣顯示數(shù)字0-9 3.3點(diǎn)陣顯示字母
4、八位按鍵測(cè)試
5、矩陣按鍵實(shí)現(xiàn)
6、撥碼開(kāi)關(guān)實(shí)驗(yàn)
7、蜂鳴器實(shí)驗(yàn)
8、串口通訊實(shí)驗(yàn)
9、I2C總線測(cè)試
10、PS2接口測(cè)試
11、VGA測(cè)試
12、LCD顯示實(shí)驗(yàn)
13、SRAM讀寫(xiě)實(shí)驗(yàn)
通過(guò)這些實(shí)驗(yàn)熟悉硬件控制方法，進(jìn)一步掌握邏輯設(shè)計(jì)和驗(yàn)證方法
