新一代計算機組成原理與系統結構教學實驗系統
TD-CMA 計算機組成原理與系統結構教學實驗系統是西安唐都科教儀器公司推出的新一代計算機組成原理與系統結構教學的實驗設備，該系統與以往的產品相比，主要優點有：
（1）采用了更為的計算機部件電路單元，以及更為的計算機整機結構設計。
（2）從部件到整機實驗都配有數據通路圖實時動態圖形調試界面，且都具有單拍、單周期、連續等調試功能；通路圖的調試過程也具有保存和回放功能，具有更為的示教效果。
（3）采用VHDL語言、MAXII系列CPLD器件、以及QuartusII工具來開展設計性的實驗，具有更好的實用價值。
（4）更為靈活、更為實用的時序發生電路和本地操作臺設計。
（5）和完善的系統監測和保護電路設計，使實驗平臺更易于維護和使用。
一、系統的功能和特點
1.豐富的課程內容
采用實時動態圖形調試方法，開展計算機組成原理的實驗教學，比以往組成原理實驗設備增加了并行運算器、Cache緩存、CPU設計、外總線接口設計、中斷、DMA等實驗內容，并可開展CISC、RISC、重疊、流水、標量等計算機結構的設計和實驗研究。
2.設計方法和開發工具
采用VHDL語言、ALTREA公司新MAXII系列CPLD器件和設計開發工具QUARTUS II來開展設計性的實驗。
3.的實時動態圖形調試方式
系統為各計算機部件（運算器、存儲器、控制器）分別提供了實時動態圖形調試工具。在模型計算機整機調試方面，系統除提供數據通路圖、微程序流程圖二種圖形調試方式外，還增加了交互式微程序自動生成和當前微指令功能的模擬、系統調試過程的保存及回放等多種和實用的調試功能。
4.的計算機部件設計
運算器部件由一片CPLD來實現，內含算、邏輯和移位三個運算部件，各部件并行工作，并提供了Cache緩存控制器設計實驗。
5.開放的控制器部件設計
微程序控制器部件由微程序存儲器，微命令寄存器，微地址寄存器，微命令譯碼器，編程電路等構成，其微指令格式和微指令定義可由用戶自行設計確定。也可以使用CPLD構造組合邏輯控制器，實現計算機硬布線控制器的設計。
6.的系統總線和總線接口設計
系統提供了的系統總線結構，具有與80x86微機類似的系統總線和總線接口設計。總線接口除數據總線和地址總線外，其控制總線是需要根據計算機功能的要求來設計，由此增加了計算機總線接口的設計實驗。
7.更為靈活、實用的時序發生電路和操作臺設計
系統提供的時序發生器，其機器周期可以在2節拍和4節拍之間選擇。系統的本地操作控制臺也是的設計。
8.系統電路的保護性設計了系統的性
系統除了采用了具有短路、過流的穩壓電源來產品的性外，還增加了總線競爭報警等多處保護性電路設計。
9.系統電路檢測功能和實驗電路查錯功能
提供了系統電路檢測功能和實驗電路查錯功能，既可對系統電路進行維護性檢測，還可對實驗電路連線的正確與否進行檢查，能夠檢查到用戶的每一根實驗電路連線。
二、主要實驗內容
1.運算器及設計實驗
（1）基本運算器實驗
（2）進位加設計實驗
（3）陣列乘設計實驗
2.存儲系統及設計實驗
（1）靜態隨機存儲器實驗
（2）Cache控制器設計實驗
3.控制器及設計實驗
（1）時序發生器設計實驗
（2）微程序控制器實驗
4.系統總線與總線接口實驗
（1）系統總線和具有基本輸入輸出功能的總線接口實驗
（2）具有中斷控制功能的總線接口設計
（3）具有DMA控制功能的總線接口設計
5.模型計算機的設計實驗
（1）CPU與簡單模型機設計實驗
（2）硬布線控制器模型機設計實驗
（3）復雜模型機設計實驗
6.輸入、輸出系統實驗
（1）具有中斷處理功能的模型計算機設計實驗
（2）具有DMA處理功能的模型計算機設計實驗
（3）典型I／O接口8253擴展設計實驗
7.計算機結構的設計及研究實驗
（1）基于RISC處理器的模型計算機設計實驗
（2）基于重疊技的模型計算機設計實驗
（3）基于流水技的模型計算機設計實驗
（4）標量流水模型計算機設計實驗（須選配標量實驗擴展單元）
TD-CMA 計算機組成原理與系統結構教學實驗系統是西安唐都科教儀器公司推出的新一代計算機組成原理與系統結構教學的實驗設備，該系統與以往的產品相比，主要優點有：
（1）采用了更為的計算機部件電路單元，以及更為的計算機整機結構設計。
（2）從部件到整機實驗都配有數據通路圖實時動態圖形調試界面，且都具有單拍、單周期、連續等調試功能；通路圖的調試過程也具有保存和回放功能，具有更為的示教效果。
（3）采用VHDL語言、MAXII系列CPLD器件、以及QuartusII工具來開展設計性的實驗，具有更好的實用價值。
（4）更為靈活、更為實用的時序發生電路和本地操作臺設計。
（5）和完善的系統監測和保護電路設計，使實驗平臺更易于維護和使用。
一、系統的功能和特點
1.豐富的課程內容
采用實時動態圖形調試方法，開展計算機組成原理的實驗教學，比以往組成原理實驗設備增加了并行運算器、Cache緩存、CPU設計、外總線接口設計、中斷、DMA等實驗內容，并可開展CISC、RISC、重疊、流水、標量等計算機結構的設計和實驗研究。
2.設計方法和開發工具
采用VHDL語言、ALTREA公司新MAXII系列CPLD器件和設計開發工具QUARTUS II來開展設計性的實驗。
3.的實時動態圖形調試方式
系統為各計算機部件（運算器、存儲器、控制器）分別提供了實時動態圖形調試工具。在模型計算機整機調試方面，系統除提供數據通路圖、微程序流程圖二種圖形調試方式外，還增加了交互式微程序自動生成和當前微指令功能的模擬、系統調試過程的保存及回放等多種和實用的調試功能。
4.的計算機部件設計
運算器部件由一片CPLD來實現，內含算、邏輯和移位三個運算部件，各部件并行工作，并提供了Cache緩存控制器設計實驗。
5.開放的控制器部件設計
微程序控制器部件由微程序存儲器，微命令寄存器，微地址寄存器，微命令譯碼器，編程電路等構成，其微指令格式和微指令定義可由用戶自行設計確定。也可以使用CPLD構造組合邏輯控制器，實現計算機硬布線控制器的設計。
6.的系統總線和總線接口設計
系統提供了的系統總線結構，具有與80x86微機類似的系統總線和總線接口設計。總線接口除數據總線和地址總線外，其控制總線是需要根據計算機功能的要求來設計，由此增加了計算機總線接口的設計實驗。
7.更為靈活、實用的時序發生電路和操作臺設計
系統提供的時序發生器，其機器周期可以在2節拍和4節拍之間選擇。系統的本地操作控制臺也是的設計。
8.系統電路的保護性設計了系統的性
系統除了采用了具有短路、過流的穩壓電源來產品的性外，還增加了總線競爭報警等多處保護性電路設計。
9.系統電路檢測功能和實驗電路查錯功能
提供了系統電路檢測功能和實驗電路查錯功能，既可對系統電路進行維護性檢測，還可對實驗電路連線的正確與否進行檢查，能夠檢查到用戶的每一根實驗電路連線。
二、主要實驗內容
1.運算器及設計實驗
（1）基本運算器實驗
（2）進位加設計實驗
（3）陣列乘設計實驗
2.存儲系統及設計實驗
（1）靜態隨機存儲器實驗
（2）Cache控制器設計實驗
3.控制器及設計實驗
（1）時序發生器設計實驗
（2）微程序控制器實驗
4.系統總線與總線接口實驗
（1）系統總線和具有基本輸入輸出功能的總線接口實驗
（2）具有中斷控制功能的總線接口設計
（3）具有DMA控制功能的總線接口設計
5.模型計算機的設計實驗
（1）CPU與簡單模型機設計實驗
（2）硬布線控制器模型機設計實驗
（3）復雜模型機設計實驗
6.輸入、輸出系統實驗
（1）具有中斷處理功能的模型計算機設計實驗
（2）具有DMA處理功能的模型計算機設計實驗
（3）典型I／O接口8253擴展設計實驗
7.計算機結構的設計及研究實驗
（1）基于RISC處理器的模型計算機設計實驗
（2）基于重疊技的模型計算機設計實驗
（3）基于流水技的模型計算機設計實驗
（4）標量流水模型計算機設計實驗（須選配標量實驗擴展單元）
